|
|
Behaviorální syntéza digitálních obvodů
Jendrušák, Ján ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Táto práca sa zaoberá praktickým otestovaním behaviorálnej syntézy ako spôsobu návrhu digitálnych obvodov a jej momentálnym progresom pri tvorbe RTL popisov. V úvode práce sú popísané hlavné úlohy behaviorálnej syntézy spolu s knižnicou tried jazyka C++ nazvanou SystemC, ktorá implementuje hardvérové konštrukcie, dátové typy s definovateľnou dátovou šírkou a vie pracovať s časom. Ďalej sa práca zameriava na diskrétnu Fourierovu transformáciu a jej modifikáciu pre efektívnejší výpočet – rýchlu Fourierovu transformáciu. V praktickej časti práce je navrhnutý referenčný model algoritmu FFT, ktorý je ďalej vhodne upravený a prevedený nástrojom pre behaviorálnu syntézu Stratus High-Level Synthesis do viacerých hardvérových architektúr.
|
|
| |
|
|
Paměťový subsystém v SystemC
Michl, Kamil ; Vaňák, Tomáš (oponent) ; Hruška, Tomáš (vedoucí práce)
Tato práce se zabývá návrhem a implementací paměťového subsystému pro simulaci procesoru. Paměťový subsystém je navržen s pomocí principu modelování na úrovni transakcí. Implementace je provedena v jazyce C++ s využitím knihovny SystemC. Simulace procesoru je převzata ze simulátoru společnosti Codasip. Cílem je vytvoření funkčního propojení procesoru a paměti uvnitř simulátoru. Toto propojení podporuje komunikační protokoly sběrnic AHB3-lite, AXI4-lite, CPB a CPB-lite. Nová implementace tohoto propojení a paměti je zakomponována zpět do původního simulátoru. Výsledný simulátor je otestován pomocí jednotkových testů.
|
|
|
Modelling and simulation of analog circuits in FPGA
Kotulič, Dominik ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Bachelor thesis is focused on seeking a suitable calculation algorithm of an exponential function which could be suitably implemented in ASIC and FPGA circuits. The first part of the thesis is aimed at brief clarifying of the issue of transients in accumulation circuits and their modelling in the program PSpice. The second part deals with seeking ways of model proposals of the exponential function appropriate for the implementation in ASIC and FPGA circuits. Subsequently, in the final part of the thesis we designed and tested two calculation algorithms of the model of the exponential function that are implemented for floating point numbers.
|
|
| |
|
|
Návrh hardwarového šifrovacího modulu
Bayer, Tomáš ; Stančík, Peter (oponent) ; Sobotka, Jiří (vedoucí práce)
Tato diplomová práce pojednává o problematice kryptografických systémů a šifrovacích algoritmů, u nichž je rozebráno, jak fungují, kde se využívají a jak se implementují v praxi. V první kapitole jsou uvedeny základní kryptografické pojmy, rozdělení algoritmů na symetrické a asymetrické a zhodnocení jejich použití a spolehlivostí. Následující kapitoly popisují substituční a transpoziční šifry, blokové a proudové šifry, z nichž je většina šifrovacích algoritmů odvozena. V neposlední řadě jsou jmenovány a popsány režimy, v nichž šifry pracují. Ve čtvrté kapitole jsou popsány principy některých konkrétních šifrovacích algoritmů. Cílem je přiblížit podstatu fungování jednotlivých algoritmů. U těch složitějších algoritmů jako DES a GOST jsou pro lepší představu přiložena bloková schémata popisující průběh a pořadí prováděných operací. V závěru každého algoritmu je uveden příklad jeho použití v praxi. Následující pátá kapitola pojednává o tématu hardwarové implementace šifer. V této kapitole je porovnána hardwarová implementace se softwarovou a to hlavně z praktického úhlu pohledu. Jsou popsány různé prostředky návrhu implementace a různé programovací jazyky pro návrh hardwarové implementace algoritmů. U programovacích jazyků jsou uvedeny jejich vývoj, výhody a nevýhody. Kapitola šestá pojednává o samotném návrhu vybraných šifrovacích algoritmů. Konkrétně se jedná o návrh hardwarové implementace proudové šifry s generátorem pseudonáhodné posloupnosti založeným na LFSR navrhnuté v jazyku VHDL a také v programu Matlab. Jako druhý návrh hardwarové implementace byla zvolena bloková šifra GOST. Tato byla navržena v jazyce VHDL. Funkce obou návrhů implementací šifrovacích algoritmů byly otestovány a výsledky zhodnoceny.
|
|
|
Transformace popisu procesoru v jazyce CodAL do struktur SystemC
Ondruš, Tomáš ; Hynek, Jiří (oponent) ; Přikryl, Zdeněk (vedoucí práce)
Cílem této práce je vytvořit generátor simulátorů a hardwarové reprezentace aplikačne specifických procesorů v jazyce SystemC. Prvním úkolem je vytvořit zapouzdřující vrstvu kompatibilní se SystemC TLM 2.0, která zapouzdřuje existující simulátor pro potřeby transakčně orientovaných systémů. Druhý úkolem je vytvořit generátor hardwarové reprezentace procesoru. Vygenerovaný kód je vhodný nejen k syntéze procesoru, ale také k simulaci na úrovní cyklů. Výsledné řešení dosahuje komerčních kvalit srovnatelných s existujícími generátory.
|
|
|
Paměťový subsystém v SystemC
Michl, Kamil ; Vaňák, Tomáš (oponent) ; Hruška, Tomáš (vedoucí práce)
Tato práce se zabývá návrhem a implementací paměťového subsystému pro simulaci procesoru. Paměťový subsystém je navržen s pomocí principu modelování na úrovni transakcí. Implementace je provedena v jazyce C++ s využitím knihovny SystemC. Simulace procesoru je převzata ze simulátoru společnosti Codasip. Cílem je vytvoření funkčního propojení procesoru a paměti uvnitř simulátoru. Toto propojení podporuje komunikační protokoly sběrnic AHB3-lite, AXI4-lite, CPB a CPB-lite. Nová implementace tohoto propojení a paměti je zakomponována zpět do původního simulátoru. Výsledný simulátor je otestován pomocí jednotkových testů.
|
|
|
Behaviorální syntéza digitálních obvodů
Jendrušák, Ján ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Táto práca sa zaoberá praktickým otestovaním behaviorálnej syntézy ako spôsobu návrhu digitálnych obvodov a jej momentálnym progresom pri tvorbe RTL popisov. V úvode práce sú popísané hlavné úlohy behaviorálnej syntézy spolu s knižnicou tried jazyka C++ nazvanou SystemC, ktorá implementuje hardvérové konštrukcie, dátové typy s definovateľnou dátovou šírkou a vie pracovať s časom. Ďalej sa práca zameriava na diskrétnu Fourierovu transformáciu a jej modifikáciu pre efektívnejší výpočet – rýchlu Fourierovu transformáciu. V praktickej časti práce je navrhnutý referenčný model algoritmu FFT, ktorý je ďalej vhodne upravený a prevedený nástrojom pre behaviorálnu syntézu Stratus High-Level Synthesis do viacerých hardvérových architektúr.
|
|
|
Transformace popisu procesoru v jazyce CodAL do struktur SystemC
Ondruš, Tomáš ; Hynek, Jiří (oponent) ; Přikryl, Zdeněk (vedoucí práce)
Cílem této práce je vytvořit generátor simulátorů a hardwarové reprezentace aplikačne specifických procesorů v jazyce SystemC. Prvním úkolem je vytvořit zapouzdřující vrstvu kompatibilní se SystemC TLM 2.0, která zapouzdřuje existující simulátor pro potřeby transakčně orientovaných systémů. Druhý úkolem je vytvořit generátor hardwarové reprezentace procesoru. Vygenerovaný kód je vhodný nejen k syntéze procesoru, ale také k simulaci na úrovní cyklů. Výsledné řešení dosahuje komerčních kvalit srovnatelných s existujícími generátory.
|
host ::
RSS.